Материал: m012900d

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

112 Busklemmen

Zä hlerklemme 750-404/000-003

Technische Daten:

Artikelnr.:

Anzahl der Ausgänge

Anzahl der Zähler

Ausgangsstrom

Stromaufnahme (intern)

Spannung ü ber Leistungskontakte

Signalspannung (0)

Signalspannung (1)

Minimale Pulsweite

Eingangsstrom

Spannungsabfall

Interne Bitbreite

Betriebstemperatur

Anschlusstechnik

Abmessungen (mm) BxHxT

Frequenzbereich

Integrationszeit = 1 Periode

Integrationszeit = 4 Perioden

Integrationszeit = 16 Perioden

Messfehler

Bereich 0.1 - 100 Hz

Bereich 1 - 1000Hz

Bereich 10 - 10000Hz

Frequenzbereich

Integrationszeit = 1 Periode

Integrationszeit = 4 Perioden

Integrationszeit = 16 Perioden

Messfehler:

 

 

 

 

 

Bereich 0,1 -

8000Hz

 

 

 

 

 

Bereich 0,25 - 32000Hz

Bereich 1 - 100000Hz

750-404/000-003

2

1

0.5A (kurzschlussfest)

80mA max. bei DC 5V

DC 24V (-15%/+20%)

DC -3V ... 5V

DC 15V ... 30V

10µs

5mA typ.

DC 0.6V max. bei 0.5A

8 Bit Kontrolle/Status + 32 Bit Daten

0°C....+55°C

CAGE CLAMP ; 0,08 mm2 - 2,5 mm2, AWG 28 – 14, 8 – 9 mm Abisolierlänge

12 x 64* x 100 (*ab Oberkante Tragschiene)

 

 

0,1 -

100 Hz, Auflö sung 0,001Hz

 

 

1 -

1.000 Hz, Auflö sung 0,01Hz

 

 

10- 10.000 Hz, Auflö sung 0,1Hz (1Hz)

<± 0.05%

<± 0.05 %

<± 0.2 %

0,1 - 8.000 Hz, Auflö sung 0,001 Hz

0,25 - 32.000 Hz, Auflö sung 0,01 Hz

1 – 100.000 Hz, Auflö sung 0,1 Hz (1 Hz)

<± 1%

<± 1,5 %

<± 1,5 %

Modulares I/O-System

ETHERNET TCP/IP

Busklemmen • 113

Zä hlerklemme 750-404/000-003

Funktionsbeschreibung

Das Zählermodul erfaßt die Zeit zwischen einer oder mehreren steigenden Flanken des CLOCK Eingangssignals und berechnet die Frequenz dieses Signals.

Die Berechnung und die Aktualisierung des Prozessabbilds werden bei jeder 1., 4. oder 16. steigenden Flanke vorgenommen. Dies ist abhängig von der Integrationszeit, die im Steuerbyte eingestellt wurde. Bei der ersten Detektion einer steigenden Flanke startet die zyklische periodische Messung. Hier kann noch kein gü ltiger Frequenzwert geliefert werden. In diesem Fall sendet das Modul 0xFFFFFFFFH als Eingangsinformation. Der gleiche Eingangswert wird zu-

rü ckgegeben, wenn ein statisches High oder Low Signal am CLOCK Eingang anliegt.

Wenn keine Signalwechsel am CLOCK Eingang vorkommen, kann das Modul eine Aktualisierung des Prozessabbilds auch nach definierten parametrierbaren Zeitspannen vornehmen. In diesem Fall wird das Modul ebenfalls den ungü ltigen Wert 0xFFFFFFFFH aussenden.

Das folgende Bild zeigt einen Prozessdatenzyklus.

TP

T1

INPUT FREQ

DATA VALID

PROCESS DATA 0xFFFFFFFF

D0..D3

D0..D3

0xFFFFFFFF

D0..D3

 

D0..D3D0..D3

 

 

 

D0..D3Input Data

T= 1/f current period

P

T1 Maximum data hold time (parameterizable)

Zeitdiagramm fü r die Prozessdaten Aktualisierungssequenz (Integrationszeit = 1 Periode)

 

4 TP

 

T1

 

INPUT FREQ

 

 

 

 

DATAVALID

 

 

 

 

PROCESSDATA

0xFFFFFFFF

D0..D3

D0..D3

0xFFFFFFFF

D0..D3 InputData

 

 

 

TP= 1/f currentperiod

 

 

T1

Maximumdataholdtime(parameterizable)

 

Zeitdiagramm fü r die Prozessdaten Aktualisierungssequenz (Integrationszeit = 4 Perioden)

Modulares I/O-System

ETHERNET TCP/IP

114 Busklemmen

Zä hlerklemme 750-404/000-003

Aufbau der Einund Ausgangsdaten

Das Steuerbyte enthält folgende Bits:

Bit

7

Bit

6

Bit

5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

0

 

0

 

0

 

TVD

Ausgang 2

Ausgang 1

RANGE_SEL

RANGE_SEL

 

 

 

 

 

 

REQ

setzen

setzen

REQ1

REQ0

Bezeichnung

TVD REQ

RANGE_SEL REQ1

RANGE_SEL REQ0

Beschreibung

Forderung, die maximale Zeit mit gü ltigen Daten zu ändern.

Auswahl der Integrationszeit und Darstellung der gemessenen Frequenzwerte (s.u.).

Auswahl der Integrationszeit und Darstellung der gemessenen Frequenzwerte (s.u.).

Das Statusbyte enthält folgende Bits:

Bit

7

Bit

6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

0

 

0

 

ST_

TVD

Status

Status

RANGE_SEL

RANGE_SEL

 

 

 

 

GATE

ACK

Ausgang 2

Ausgang 1

ACK1

ACK0

Bezeichnung

ST_GATE

TVD ACK

RANGE_SEL ACK1

RANGE_SEL ACK0

Beschreibung

Status des GATE Eingangs (0=enabled, 1=disabled)

Bestätigung eines Wechsels von TVD.

Bestätigung der Bereichsauswahl, Frequenzwerte sind gü ltig (s.u.).

Bestätigung der Bereichsauswahl, Frequenzwerte sind gü ltig (s.u.).

Modulares I/O-System

ETHERNET TCP/IP

Busklemmen • 115

Zä hlerklemme 750-404/000-003

Struktur der Eingangsund Ausgangsdaten

Die Eingangsdaten enthalten die CLOCK Frequenz als binären Wert. Die Darstellung ist abhängig davon, wie die RANGE_SEL Bits im Steuerbyte gesetzt sind. Auch die Methode der Messung wird ü ber diese Bits gewählt. Die folgende Tabelle zeigt die unterschiedlichen Betriebsarten.

RANGE_

RANGE_

 

Methode der Messung

 

Darstellung der Werte

 

 

SEL1

 

SEL0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

0

Integration ü ber 1

Periode

Frequenz in 1/1000 Hz

 

0

1

Integration ü ber 4

Perioden

Frequenz in 1/100 Hz

 

1

0

Integration ü ber 16 Perioden

Frequenz in 1/10 Hz

 

1

1

Integration ü ber 16 Perioden

Frequenz in Hz

 

 

 

 

 

 

 

 

 

 

 

Beachten

Wenn ein neuer Frequenzbereich gefordert wird, gibt es eine Wartezeit bis

gü ltige Daten gelesen werden. Zunächst muß das RANGE_SEL ACK-Bit den neuen Frequenzbereich enthalten. Die maximale Verzugszeit kann nach der folgenden Formel berechnet werden.

Anzahl der Perioden, die integriert werden

aktueller Frequenzwert

Wenn das Gate enabled ist, enthalten die Eingangsdaten den letzten gü ltigen Frequenzwert. In diesem Status kann kein neuer Bereich angefordert werden.

Der gü ltige Frequenzbereich geht von 0.1 Hz (100D) bis 10 kHz (100000D).

Um statische CLOCK Signale zu erkennen, wurde ein Watchdog Timer implementiert. Der Standardwert fü r den Timer ist 10 s. Der Timer wird bei jedem Power-On neu initialisiert.

Die Applikation kann die Watchdog Zeit während des Betriebs ü ber das Steuerbyte verändern.

Dieser Vorgang wird gestartet, indem der entsprechende Wert in die Ausgangsbytes OUTPUT_DATA 1 und OUTPUT_DATA 0 geschrieben wird, bevor das TVD REQ-Bit in das Steuerbyte geschrieben wird.

Ein erfolgreicher Parametertransfer wird durch das TVD ACK-Bit im Statusbyte bestätigt.

Beachten

Der Bereich des Watchdog Timers geht von 0 bis 16383ms (0x0000H to 0x3FFFH) in Schritten von 1ms per digit. Werte, die den erlaubten Bereich des Watchdog Timers verlassen werden mit 0x3FFF gekennzeichnet.

Wenn die maximal mö gliche Frequenz der Bereiche vergröß ert wird (s. Tabelle mit maximalen Frequenzbereichen) gibt das Modul den ungü ltigen Wert 0xFFFFFFFFH. zurü ck.

Modulares I/O-System

ETHERNET TCP/IP

116 Busklemmen

Zä hlerklemme 750-404/000-004

4.2.1.1.7 Variante

 

V/R-Zä hler mit Schaltausgang

750-404/000-004

Technische Beschreibung:

Die Zählerklemme 750-404 kann auch in der Einstellung Zähler mit Schaltausgang bestellt werden. Sie hat dann die zwö lfstellige Bestellnummer 750- 404/000-004.

Die Zählerklemme verarbeitet Zählimpulse am Eingang CLOCK. Die Zählung geschieht flankengesteuert, d.h. durch einen Wechsel des CLOCK-Signals von 0 V auf 24 V wird der Zählerstand inkrementiert bzw. dekrementiert.

Der Zählvorgang erfolgt vorwärts (aufsteigend), falls der Eingang V/R mit 24 V beschaltet ist. Bei unbeschaltetem Eingang oder 0 V wird rü ckwärts gezählt.

Die Anschlusspunkte A1 und A2 sind digitale Ausgänge und kö nnen ü ber das Steuerbyte aktiviert beziehungsweise ü ber den Zählerstand gesetzt werden.

Durch eine LED wird angezeigt, ob die Einund Ausgänge gesetzt sind.

Die Zählerklemme kann an allen Buskopplern des WAGO-I/O-SYSTEM (mit Ausnahme der Economy Varianten) betrieben werden.

Aufbau der Einund Ausgangsdaten:

Das Steuerbyte enthält folgende Bits:

Bit 7

it 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

0

x

Zähler

Zähler

Ausgang

Ausgang

Ausgang A2 ab-

Ausgang A1 ab-

 

 

setzen

sperren

A2 setzen

A1 setzen

hängig vom

hängig vom

 

 

 

 

 

 

Zählerstand

Zählerstand

 

 

 

 

 

 

schalten

schalten

Das Statusbyte enthält folgende Bits:

Bit

7

Bit

6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

x

 

x

 

Rü ck-

Rü ck-

aktueller

aktueller

aktueller Pegel

aktueller Pegel

 

 

 

 

meldung

meldung

Pegel am

Pegel am

am Eingang V/R

am Eingang

 

 

 

 

Zähler

Zähler

Ausgang

Ausgang

 

CLOCK

 

 

 

 

gesetzt

gesperrt

A2

A1

 

 

Modulares I/O-System

ETHERNET TCP/IP