Материал: Захаров, Сайфутдинов - Вычислительная техника

Рис. 4.20. Схема суммирующего двоичного счетчика (а) и временная диаграмма его работы (б)

Рис. 4.21. Схема вычитающего двоичного счетчика

96

4.12.1. Параллельные счетчики

На рис. 4.20, а и 4.21 показаны схемы двоичных последовательных счетчиков, т. е. таких счетчиков, в которых при изменении состояния определенного триггера возбуждается последующий триггер, причем триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счетчика: меньшая скорость счета по сравнению с параллельными счетчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счетчиках синхронизирующие сигналы поступают на все триггеры одновременно.

Последовательный характер переходов триггеров счетчика является источником ложных сигналов на его выходах. Например, в счетчике, ведущем счет в четырехразрядном двоичном коде с «весами» 8421, при переходе от числа 710 = 01112 к числу 810 = 10002 на выходе появится следующая последовательность сигналов:

0111 0110 0100 0000 1000.

Это означает, что при переходе из состояния 7 в состояние 8 на входах счетчика на короткое время появятся состояния 6; 4; 0. Эти дополнительные состояния могут вызвать ложную работу других устройств.

С целью уменьшения времени протекания переходных процессов, схему, приведенную на рис. 4.20, а, можно реализовать в варианте с подачей входных импульсов одновременно на все триггеры. В этом случае получим параллельный суммирующий счетчик (рис. 4.22).

Здесь на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счетчика и определяющие конкретные триггеры, которые изменяют свое состояние при данном входном импульсе. Принцип стробирования сводится к следующему: триггер меняет свое состояние при поступлении очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы.

97

C

Рис. 4.22. Схема параллельного суммирующего счетчика

Параллельные счетчики имеют более высокое быстродействие по сравнению с последовательными, поскольку синхронизирующие импульсы поступают на все триггеры одновременно.

4.12.2. Реверсивные счетчики

Реверсивные счетчики позволяют суммировать или вычитать входные импульсы в зависимости от значений сигналов управления. Он реализуется путем объединения схем управления входами суммирующего и вычитающего счетчиков.

Реверсивные счетчики выпускаются в виде отдельных ИМС. Например, ИМС типа 155 ИЕ7 представляет собой реверсивный четырехразрядный двоичный счетчик. На рис. 4.23 представлена схема реверсивного восьмиразрядного двоичного счетчика, построенного на двух ИМС типа 155 ИЕ7. Разряд Q8 является знаковым. Счет ведется в дополнительных кодах.

Каждая ИМС имеет по два счетных входа C1 и C2, обеспечивающих соответственно работу в режиме суммирования и вычитания. Изменения состояния счетчика происходит в момент поступления переднего фронта импульса на вход C1 или C2. Если счетчик работает в режиме суммирования, то изменяется сигнал на входе C1. Сигнал на входе C2 должен иметь при этом высокий логический уровень. При работе в режиме вычитания изменяется сигнал на входе C2, а вход C1 находится в состоянии логической единицы.

98

Рис. 4.23. Схема реверсивного восьмиразрядного счетчика на микросхемах 155ИЕ7

ИМС 155ИЕ7 имеет два выхода переполнения: выход Р (переноса при суммировании) и выход W (заема при вычитании). Сигналы Р и W формируются аналогичным образом. На выходе переноса Р отрицательный спад импульса образуется при переполнении счетчика, т. е. при появлении па выходах Q1 – Q4 максимального числа и условии, что тактирующий сигнал на входе С имеет нулевое состояние. На выходе заема W импульс формируется при появлении на выходах всех разрядов Q1 – Q4 счетчика нулевого логического уровня, при этом вход С2 должен находиться в состоянии логического нуля. Микросхема имеет входы D1 – D4, по которым возможна параллельная запись четырехразрядных кодов при условии, что на входы V и R поданы сигналы нулевого логического уровня.

Контрольные вопросы

1.Какое принципиальное отличие последовательностных устройств от комбинационных?

2.В чем отличие асинхронных и синхронных триггеров?

3.Какие входы может иметь регистр памяти?

4.Какие функции может выполнять регистр сдвига?

5.Какие способы используются для построения счетчиков по модулю не кратному степени два?

6.Какие основные недостатки счетчиков последовательного типа?

99