Рисунок 3.11 - Микросхема IW4503B
Согласно функциональному проектированию
применимо к тестовому генератору, на рисунке 3.12 представлена его реализация
на конкретных микросхемах.
Рисунок 3.12 - Генератор тестовых
наборов
Схема сравнения.
Логические элементы «или», которые реализованы в микросхеме К1564ЛЛ1 в корпусе 401.14-5.
Рисунок 3.13 - Микросхема К1564ЛЛ1 в
корпусе 5119.16-А
Микросхема К561ЛП2 - набор из
четырех 2-входовых двоичных сумматоров по модулю два.
Рисунок 3.14 - Микросхема К561ЛП2
Микросхема К561ТВ1 - двухступенчатый
JK-триггер с входами предварительной установки S и R. Входы установки S и
сброса R не зависят от импульсов синхронизации т.е. являются асинхронными. Они
имеют активный высокий уровень (лог."1"). Поступление высокого уровня
на один из входов R или S устанавливает обе ступени JK-триггера соответственно
в "0" или "1" независимо от состояния других входов.
Таблица 3.1 - Таблица состояний микросхемы К561ТВ1
|
Предыдущее состояние |
Clock |
Следующее состояние |
|||||
|
Входов |
Выхода |
|
|
||||
|
J |
K |
S |
R |
Q |
C |
|
|
|
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
|
1 |
0 |
0 |
0 |
1 |
|
1 |
0 |
|
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
|
0 |
1 |
0 |
0 |
1 |
|
0 |
1 |
|
1 |
1 |
0 |
0 |
х |
|
Счет |
|
|
х |
х |
1 |
0 |
х |
х |
1 |
0 |
|
х |
х |
0 |
1 |
х |
х |
0 |
1 |
|
х |
х |
1 |
1 |
х |
х |
1 |
1 |
Рисунок 3.15 - Микросхема К561ТВ1
Микросхема SN74LVC2G04 - два логических элемента «НЕ».
Рисунок 3.16 - Микросхема
SN74LVC2G04
Каждая пару сигналов (выход ОК и выход ОЭ) из одноименных выводов тестируется согласно схеме, указанной на рисунке 3.11.
Рисунок 3.17 -Схема сравнения
одноименных сигналов с выходов устройства контроля и эталонного объекта
Схема контроля.
Для реализации микросхемы ниже представлен необходимый комплект микросхем.
Микросхема К1564ЛИ1 - четыре логических элемента «2И».
Микросхема TC74AC00P - четыре элемента «2И-НЕ»

Рисунок 3.18 - Микросхемы К1564ЛИ1 и TC74AC00P
схема контроль генератор эталонный
Микросхемы К561ТР2, SN74LVC1G11, IN74HC11AN (описание микросхем предложено выше).
Микросхема К176ИЕ1 - простейший
шестиразрядный асинхронный двоичный счетчик импульсов. Имеет счетный вход С
(1), установочный вход асинхронного сброса R (13) и шесть выходов, на которых
содержимое счетчика выдается двоичным числом.
Рисунок 3.19 - Микросхема К176ИЕ1
Микросхема К561ЛН2 - шесть логических элементов «НЕ».
Рисунок 3.20 - Микросхема Л561ЛН2
Каждая пару сигналов (выход ОК и
выход ОЭ) из одноименных выводов тестируется согласно схеме, указанной на
рисунке 3.21.
Рисунок 3.10 - Схема счета сигналов
с объекта контроля и ее соединения с общей шиной
Блок индикации. Блок состоит из светодиодов HL1-HL8 (ARL-5923UBC-1,2cd (Uпр=2,9В, Iпр=20мА)) и резисторов R5-R12.
Расчет сопротивлений:
Мощность резисторов:
Выбираю резистор КИМ-0,125Вт-100Ом ±5%.
Чтобы снизить высокочастотные пульсации между Uп и землей в модуле А1 подключаем конденсатор С1 (К52-1 - 6.3В - 10мкФ ±10%).
Чтобы снизить высокочастотные пульсации между Uп и землей в модулях А1, А2, А3 конденсаторы С3..С32 (К10-17-6.3В-100пФ±5%) расположены вблизи микросхем1.
Устройство реализовано по модульному принципу (модули А1, А2, А3). В модуле А1 расположены 3 разъема:служит для подключения Uп и общего провода;- для подключения входов объекта контроля ;- для подключения входов эталонного объекта;
В модуле А2 расположены 4 разъемы XP1, XP2, XS2:- для подключения выходов объекта контроля;- для подключения выходов эталонного объекта; а также передачи сигналов: сброс/стоп, Uп, синхроимпульсов, а также шины земли;- для передачи сигналов в модуль А3: выходов ОК и ОЭ, сигнала сброса/замены, тактовых импульсов, Uп, а также шины земли.
В модуле А3 расположен 1 разъем XS6 :- для подключения выходов ОК и ОЭ, сигнала сброса/замены, тактовых импульсов, Uп, а также шины земли.
В качестве разъемов используются следующие:- PWL-2;, XS3 XS4 используются разъёмы DB - 15F;
XP1, XP2 - DB-9M; - DB - 15М;
В таблице 3.2 приведены основные
параметры используемых микросхем:
Таблица 3.2 - Основные параметры микросхем
|
Микросхема |
Номер цепи Uп |
Номер цепи земли |
Uвых0, В |
Uвых1, В |
Iвых0, мА |
Iвых1, мА |
t1-0, нс |
t0-1, нс |
||||||||
|
К1564ЛИ1 |
14 |
7 |
0,9 |
3,15 |
4 |
4 |
500 |
500 |
||||||||
|
К176ИЕ1 |
|
|
0,3 |
8,2 |
- |
- |
100 |
100 |
||||||||
|
К561ТР2 |
16 |
8 |
2,9 |
7,2 |
0,25 |
0,2 |
360 |
360 |
||||||||
|
SN74LVC1G132 |
5 |
3 |
3,8 |
32 |
-32 |
5 |
5 |
|||||||||
|
74LX1GU04 |
|
|
|
|
|
|
4 |
4 |
||||||||
|
К561ЛА7 |
14 |
7 |
0,95 |
3,6 |
0,25 |
0,25 |
160 |
160 |
||||||||
|
К561ЛН2 |
|
|
2,9 |
7,2 |
8,0 |
1,25 |
90 |
50 |
||||||||
|
IN74HC11AN |
|
|
-0,5 |
7,5 |
25 |
-25 |
500 |
500 |
||||||||
|
SN74LVC1G11 |
5 |
2 |
0,55 |
3,8 |
32 |
-32 |
5 |
5 |
||||||||
|
КР1561ИЕ20 |
16 |
8 |
1,0 |
9,0 |
1,1 |
-0,4 |
2500 |
2500 |
||||||||
|
IW4503BD |
|
|
0,5 |
4,6 |
5,5 |
-4,8 |
180 |
180 |
||||||||
|
К561ЛП2 |
14 |
7 |
2,9 |
7,2 |
8,0 |
1,25 |
90 |
50 |
||||||||
|
1564ЛЛ1 |
|
|
|
|
- |
- |
30 |
30 |
16 |
8 |
2,9 |
7,2 |
0,24 |
0,2 |
770 |
770 |
|
SN74LVC2G04 |
5 |
2 |
0,55 |
3,8 |
32 |
-32 |
4 |
4 |
||||||||
|
TC74AC00P |
14 |
7 |
0,36 |
3,8 |
24 |
-24 |
8 |
8 |
ЗАКЛЮЧЕНИЕ
В результате выполнения курсового проектирования разработано устройство контроля комбинационных схем, удовлетворяющее всем требованиям, указанным в условии задания.
Разработаны структурная, функциональная и
принципиальная схемы устройства. Устройство выполнено по модульному принципу:
разбито на три основных модуля. Первый модуль включает в себя модуль
управления, генератор тактовых импульсов и генератор тестов. Второй модуль
состоит из модуля анализатора и индикации. Третий состоит из модуля контроля
истинности эталонного объекта и индикации ошибок.
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
Богданович М.И., Грель И.Н., Прохоренко В.А., Шалимо В.В. Цифровые интегральные микросхемы. Справочник - Минск: «Беларусь», 1991.
Горячева Г.А., Добромыслов Е.Р. Конденсаторы (справочник) - М.: Радио и связь, 1984.
Лебедев О.Н. Применение микросхем памяти в электронных устройствах. Справочное пособие - М.: Радио и связь, 1994.
Пухальский Г.И., Новосельцева Г.Я. Цифровые устройства. Учебное пособие для втузов - СПб.: Политехника, 1996.