Рисунок 1.5 - Структура младшего канала верификатора эталонного объекта
Итоговая структурная схема тестера изображена на рисунке 1.6. Согласно требованию модульной конструкции схема разделена части - модули, каждый из которых должен изготавливаться на, отдельной печатной плате. Связь между модулями, подключение эталонного объекта и объекта контроля к модулям осуществляется через разъёмы. Питание элементов тестера осуществляется от внешнего источника, который на схеме не показан.
Рисунок 1.6 - Структурная схема тестера
2. Функциональное проектирование
2.1 Генератор тестовых наборов
Генератор тестовых наборов показан на рисунке 2.1. Выбираем десятиразрядный счётчик DD1. Он должен иметь выходы счёта, вход сброса R, вход разрешения V. А так же счётный вход +1. Выходы буфера DD2 должны переводиться в отключённое состояние по выводу OE (Output Enable). Для обнуления схемы используется шестивходной конъюнктор DD3 с инверсными входами. На его входы подаются сигналы с выходов счётчика.
Рисунок 2.1 - Генератор тестовых наборов
Когда он обнулится, то на выходе конъюнктора DD3 появится высокий уровень, который и является сигналом задержки. Линия задержки выполнена на двух диодах, двух резисторах и одном конденсаторе. Линия задержки одна общая на всю схему, и срабатывает тогда, когда прошло все 1024 импульса. Конденсатор C1 заряжается через резистор R1 и диод VD1. Время зарядки и есть время задержки. После заряда C1 на входе R триггера DD4 появится высокий уровень напряжения, который вызовет появление сигнала сброса. После чего вся схема обнуляется. Конденсатор линии задержки придёт в исходное состояние, разрядившись через резистор R2 и диод VD2. Он должен успеть разрядиться до низкого напряжения за время между импульсами обнуления. Схема пришла в начальное положение и готова заново повторить свой цикл работы.
2.2 Схема управления
При подаче питания схема всего тестера должна придти в исходное состояние. Для этого используется конденсатор C2 подключённый между шинами сброса и питания. В момент включения устройства происходит заряд конденсатора и тем самым поступает импульс сброса в цепь сброса. Когда конденсатор зарядится, он уже не будет оказывать влияние на работу схемы. Когда питание будет выключено, то конденсатор разрядится через цепь питания и диод VD3. Индикаторы на выходе схемы должен либо светиться, либо не светиться. Но из-за того, что из всех 1024 импульсов на вход индикаторов импульсы поступают не постоянно, то индикатор будет мигать, а не гореть постоянно. Из-за инерционности человеческого глаза пропадание свечения индикатора не будет заметно. Поэтому нужно применить линию задержки, которая будет оставлять включённым светодиод некоторое время (если количество импульсов совпало), а потом сбрасывать счётчик и повторять цикл заново. Линия задержки выполнена на двух диодах, двух резисторах и одном конденсаторе. Линия задержки одна общая на всю схему, и срабатывает тогда, когда прошло все 1024 импульса. Конденсатор C1 заряжается через резистор R1 и диод VD1. Время зарядки и есть время задержки. После заряда C1 на входе R триггера DD4 появится высокий уровень напряжения, который вызовет появление сигнала сброса. После чего вся схема обнуляется. Конденсатор линии задержки придёт в исходное состояние, разрядившись через резистор R2 и диод VD2. Он должен успеть разрядиться до низкого напряжения за время между импульсами обнуления. Схема пришла в начальное положение и готова заново повторить свой цикл работы.
2.3 Верификатор
Индикатор на выходе схемы должен либо светиться, либо не светиться. Но из-за того, что из всех 1024 импульсов на вход индикатора попадает лишь один из них, то индикатор будет мигать, а не гореть постоянно. Из-за инерционности человеческого глаза пропадание свечения индикатора не будет заметно. Поэтому нужно применить линию задержки, которая будет оставлять включённым светодиод некоторое время (если количество импульсов совпало), а потом сбрасывать счётчик и повторять цикл заново. При заданном количестве импульсов на определённых выходах счётчика появятся логические единицы (рисунок 2.2).
Рисунок 2.2 - Функциональная схема верификатора
Эти выводы подключены к конъюнктору. Это значит, что на выходе конъюнктора появится высокое напряжение тогда, когда в счётчик будет записано определённое число. После чего сигнал поступает на вход D-триггера, приводя его во включённое состояние. Причём на инверсном выходе Q появляется ноль, что снимает сигнал сброса R со второго триггера. Включение первого триггера говорит о том, что нужное количество импульсов уже поступило. Второй триггер служит для проверки наличия лишних импульсов. Вход триггера C подключён к самому младшему выходу счётчика. Если поступит хотя бы один лишний импульс, то второй триггер включится и своим прямым выходом Q заблокирует счётчик от дальнейшего счёта. Схема сможет обнулиться только принудительно. Если количество импульсов правильное, то на выходах прямой Q1 и Q2 инверсный будет высокий потенциал. И вместе с сигналом полного цикла они поступают на трёхвходной конъюнктор DD2. С его выхода включена схема индикации и линия задержки. Такая схема импульсов используется на каждый выход эталонного объекта.
2.4 Компаратор выходных реакций
Компаратор выходных реакций показан на рисунке 2.3. Выходные сигналы с контрольного и эталонного объекта поразрядно поступают на элементы «исключающее или» DD5. К их выходам подключен вход R RS-триггера DD7. Во время сброса триггеры устанавливаются в исходное состояние по входу S, и на выходе Q высокий уровень. Если хотя бы один импульс не совпадёт на входах «исключающих или», то триггер переключится по входу R. И тогда во время задержки соответствующий вывод DD7 не будет открыт, и светодиод не будет светиться.
Рисунок 2.3 - Функциональная схема компаратора выходных реакций
2.5 Генератор тактовых импульсов
Генератор выполнен по схеме мультивибратора на логических элементах 2И-НЕ. Вариант простейшего генератора (мультивибратора) показан на рисунке 2.4. Схема имеет два динамических состояния. В первом из них, когда на выходе D5.1 состояние лог. "1" (выход D5.2 лог. "0"), конденсатор С3 заряжается. В процессе заряда напряжение на входе инвертора D5.1 возрастает, и при достижении значения Uпор=0,5Uпит происходит скачкообразный переход во второе динамическое состояние, в котором на выходах D5.1 лог. "0", D5.2 - "1". В этом состоянии происходит перезаряд емкости (разряд) током обратного направления. При достижении напряжения на С3 Uпор происходит возврат схемы в первое динамическое состояние. Диаграмма на рисунке 2.5 поясняет работу генератора [1].
Рисунок 2.4 - Функциональная схема генератора тактовых импульсов
Рисунок 2.5 - Диаграмма генератора тактовых импульсов
3. Разработка электрической принципиальной схемы
3.1 Основные электрические параметры КМДП ИС
Применение КМДП-инверторов в рассматриваемых ИС определяет их основные электрические параметры. Для всех серий КМДП ИС характерны большие входные сопротивления (порядка 1012 Ом), т. е. входные токи, по сути дела, определяются токами утечек. Поэтому можно считать, что КМДП ИС по входам управляются напряжением. Второй особенностью КМДП ИС является малое потребление тока от источника питания в статическом режиме (без учета тока нагрузки). Это объясняется тем, что в любом из двух состояний один из МДП-транзисторов закрыт.
Рассмотрим подробнее основные электрические параметры.
Входной ток. Различают входные токи (лог. 0) и (лог. 1), возникающие при подаче на вход напряжения 0 и соответственно. Основное влияние на этот ток оказывает диодная схема защиты, используемая на входах ИС. Входной ток КМДП ИС очень мал. Например, максимальное значение входного тока для всех ИС серии 564 не превышает 0,05 мкА при t = +25 °C и 1 мкА при t = +125°C. Как правило, входные токи измеряются при максимальном .
Входное напряжение. Значения входного напряжения выбираются с учетом влияния помех. Гарантированная для КМДП ИС помехоустойчивость составляет 30 % от номинального напряжения источника питания.
Это означает, что логические уровни в КМДП ИС могут быть определены как напряжения, составляющие не менее 70% (лог. 1) и не более 30 % (лог. 0) напряжения источника питания. На рисунке 3.1 показаны области гарантированной помехоустойчивости в диапазоне напряжения питания 3...15 В.
Рисунок 3.1 - Гарантированные значения помехоустойчивости КМДП ИС при изменении напряжения питания
Следует обратить внимание, что им не должно превышать напряжение более чем на 0,2 В (кроме ИС преобразователей уровней и ЛН1, ЛН2) и не должно быть меньше минус 0,2 В, поскольку в противном случае откроются охранные диоды в схеме защиты и ИС выйдет из строя. Не рекомендуется также подавать на вход импульсы синхронизации с большой длительностью фронтов, так как при больших значениях указанных времен наведенная помеха может стать причиной ошибочной работы схемы. Кроме этого, КМДП-инверторы ИС долгое время находятся в усилительном режиме, поэтому возникает значительный сквозной ток, который может перегреть и разрушить структуру.
По этой же причине входы КМДП ИС не должны оставаться не присоединенными. Реальную опасность представляют случаи разъединения печатных плат, находящихся под напряжением питания, когда через разъем сигналы от одной ИС поступают на другую. Здесь следует предусматривать шунтирующие резисторы (к или общей шине).
Требования к входному напряжению необходимо учитывать в релаксационных устройствах с применением конденсаторов, при коммутации которых входные напряжения на ИС могут как превышать , так и принимать отрицательные значения.
Выходное напряжение. Различают выходное напряжение (лог. 0) и выходное напряжение (лог. 1). Измерение этих напряжений осуществляется при токе нагрузки . В КМДП ИС отклонение выходных напряжений и от уровней напряжения 0 и очень небольшое и достигает 10 мВ при t = 25 °C и 50 мВ при t = 125 °C. Это является одним из факторов, повышающих, как было сказано выше, помехоустойчивость ИС.
При нагрузке КМДП ИС номинальным током нагрузки и в условиях помех уровни и изменяются и составляют 0,5...2,8 В от уровней 0 и . Это необходимо учитывать при разработке электронных интегральных устройств, особенно при согласовании ИС разного типа и с электронными схемами на дискретных элементах. Именно эти значения и приведены в таблицах основных параметров КМДП ИС при определенных величинах .
Выходной ток. Выходной ток характеризует нагрузочную способность ИС по постоянному току. Различают выходные токи и . Первый представляет собой ток, входящий в ИС при открытом n-канальном и закрытом p-канальном транзисторе выходного каскада. Второй является током, выходящим из ИС при закрытом n-канальном и открытом p-канальном транзисторе. Для различных типов ИС токи и могут отличаться в десятки раз из-за сильного различия размеров каналов транзисторов выходного каскада. При понижении температуры эти токи увеличиваются, что связано с уменьшением сопротивления канала открытого транзистора приблизительно на 0,3 %/ °C.
Номинальные величины выходных токов зависят от напряжения питания ИС. Это объясняется изменением уровня напряжений на затворах МДП-транзисторов. Например, для ИС 561 ЛА3 = 0,12 мА, =0,22 мА при = 5 В; = 0,25 мА, = 0,55 мА при = 10 В.
При замыкании выходной шины на общую шину (шину питания) ток короткого замыкания будет определяться сопротивлением открытого p(n)-канального транзистора. Значения и для маломощных ИС могут быть приняты равными 1000 и 300 Ом соответственно.
Следует принимать меры защиты выходов КМДП ИС. Надо избегать случайных замыканий выходов буферных элементов с повышенным выходным током на провод питания. Нельзя соединять выходы обычных элементов непосредственно, поскольку произойдет замыкание одного из каналов на источник питания.
Если требуется параллельное соединение входов и выходов элементов, они должны быть из одного корпуса микросхемы. Нельзя применять емкости нагрузки Cн > 5000 пФ для буферных и высоковольтных оконечных элементов, поскольку такой незаряженный конденсатор равноценен перемычке короткого замыкания. Если проектируются релаксационные устройства на КМДП ИС, то в них следует ограничивать токи перезарядки конденсаторов на уровне допустимых выходных токов. С этой целью можно использовать токоограничивающие резисторы.
Связь выходного тока микросхемы с важнейшим параметром цифровых ИС -- нагрузочной способностью (коэффициентом разветвления по выходу) состоит в обеспечении необходимой скорости перезаряда входных емкостей нагрузочных ИС.
Нагрузочная способность КМДП ИС очень высока, поскольку такие ИС нужно возбуждать только для переключения из одного логического состояния в другое, а постоянного протекания тока в их входных цепях обеспечивать нет необходимости. (Напомним, что входные токи КМДП ИС в статическом состоянии составляют доли микроампера.) Фактический коэффициент разветвления по выходу КМДП ИС определяется из необходимого частотного диапазона работы цифровой ИС (или времени переключения) и рассчитывается с учетом суммарной емкости на выходе ИС (сумма входных емкостей, подключаемых ИС, навесных элементов, монтажа и т. д.) и выходного тока нагрузки при заданном напряжении питания. Нагрузочная способность КМДП ИС достигает 1000 (входов, аналогичных ИС) на частотах до нескольких килогерц.
Временные параметры. На рисунке 3.2, а показаны основные временные параметры КМДП ИС, характеризующие задержку распространения сигнала от входа к выходу при включении (), когда действие сигнала на входе приводит к изменению состояния на выходе с 0 на 1, и выключении (), когда действие сигнала на входе приводит к изменению состояния на выходе с 1 на 0. Задержки и в общем случае даже для ИС одного типа оказываются различными, что связано с различием сопротивлений открытых p- и n-канальных транзисторов выходного каскада, приводящим к разным постоянным времени нагрузочных цепей.