Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования
«Воронежский государственный лесотехнический университет имени Г.Ф. Морозова»
АЛГОРИТМЫ ПРОЕКТИРОВАНИЯ МИКРОЭЛЕКТРОННЫХ УСТРОЙСТВ
Методические указания для самостоятельной работы студентов по специальности
09.05.01 Применение и эксплуатация автоматизированных систем специального назначения
Воронеж 2018
УДК 004
Зольников, К. В. Алгоритмы проектирования микроэлектронных устройствЭлектронный ресурс : методические указания для самостоятельной работы студентов по специальности 09.05.01 Применение и эксплуатация автоматизированных систем специального назначения / К. В. Зольников, С. А. Евдокимова, Т.В. Скворцова ; М-во науки и высшего образования РФ, ФГБОУ ВО «ВГЛТУ». – Воронеж, 2018. – 17 с.
Печатается по решению учебно-методического совета ФГБОУ ВО «ВГЛТУ» (протокол № __ от _______ 2018 г.)
Рецензент начальник лаборатории АО «НИИЭТ», к.т.н. Яньков А.И.
3 |
|
ОГЛАВЛЕНИЕ |
|
Введение................................................................................................................... |
3 |
Содержание дисциплины ....................................................................................... |
4 |
Содержание лабораторного практикума............................................................... |
6 |
Вопросы к зачету................................................................................................... |
12 |
Вопросы к экзамену .............................................................................................. |
13 |
Библиографический список.................................................................................. |
16 |
ВВЕДЕНИЕ
Методические указания подготовлены в соответствии с рабочей программой дисциплины «Алгоритмы проектирования микроэлектронных устройств» для студентов специальности 09.05.01 Применение и эксплуатация автоматизированных систем специального назначения. Целью изучения данной дисциплины является формирование у студентов теоретических и практических знаний об основных методах программирования на специализированном языке VHDL и этапах проектирования микроэлектронных устройств.
В результате освоения дисциплины студент должен:
-знать: назначение и основные характеристики языка VHDL; операторы языка VHDL; принципы организации проекта на языке VHDL; назначение и возможности библиотек языка VHDL;
-уметь: применять операторы языка VHDL при проектировании микроэлектронных устройств и программировании цифровых систем;
-владеть: технологией программирования на языке VHDL и проектирования микроэлектронных устройств.
.
4
СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
Тема 1. ОСНОВНЫЕ ЭЛЕМЕНТЫ ЯЗЫКА VHDL
Назначение и характеристика языка VHDL. Язык VHDL – язык проектирования цифровых систем. Стандарты VHDL. Открытое аппаратное обеспечение, использующее VHDL. Верификация в VHDL. Языки программирования
VHDL и SystemVerilog.
Структурное и поведенческое описание цифровой системы на языке VHDL. Система и ее интерфейс. Структура цифровой системы. Иерархия структурного описания системы. Описание системы на функциональном уровне. Высокоуровневый и логический синтез.
Логические элементы и типы данных. Лексические элементы, разделители, операторы. Идентификаторы. Ключевые слова. Литералы. Пакеты. Типы данных.
Декларация объектов языка VHDL. Декларация константы. Декларация переменной. Декларация сигнала. Декларация компонента.
Интерфейс и архитектура проекта. Атрибуты. Атрибуты, определяемые пользователем.
Операторы языка VHDL. Арифметические операторы. Логические операторы. Операторы сдвига. Оператор конкатенации.
Тема 2. ПОСЛЕДОВАТЕЛЬНЫЕ И ПАРАЛЛЕЛЬНЫЕ ОПЕРАТОРЫ ЯЗЫКА
VHDL
Последовательные операторы: оператор присвоения значения переменной; оператор присвоения значения сигналу; оператор if (если); оператор case (выбор); оператор loop (цикл); оператор next (следующий); оператор exit (выход); оператор null (нуль, пустой); оператор вызова процедуры; оператор return (возврат); оператор assert (сообщение); оператор wait (ожидать).
Параллельные операторы: оператор process (процесс); оператор параллельного сообщения; оператор параллельного вызова процедуры; оператор условного назначения сигнала; оператор select выборочного назначения; оператор конкретизации (создания экземпляра) компонента; оператор generate (генерации); оператор block (блок).
5
Тема 3. ОРГАНИЗАЦИЯ ПРОЕКТА НА ЯЗЫКЕ VHDL
Подпрограммы. Функции. Процедуры. Разрешающие функции. Архитектура. Декларация интерфейса объекта. Карта портов и карта настройки. Конфигурация. Блоки проекта и VHDL-библиотеки.
Тема 4. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ НА VHDL
Стили описания поведения и функционирования цифровых систем: структурное описание, описание в виде потока данных, процедурное описание. Формы описания сигналов. Описание автоматов: схемы с обратной связью; конечный автомат; автомат Мили; автомат Мура. Отладка VHDL-описаний. Синтезируемое подмножество языка VHDL.
Тема 5. МОДЕЛИРОВАНИЕ И СИНТЕЗ ЦИФРОВЫХ СИСТЕМ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКА VHDL
Моделирование логических схем с использованием пакетов библиотеки VITAL. Назначение пакетов библиотеки VITAL. Создание VITAL-библиотеки синтеза. Синтез логической схемы. Моделирование логической схемы.
Пакеты TEXTIO, STD_LOGIC_TEXTIO. Назначение пакетов. Типы и процедуры пакетов. Использование средств пакетов при моделировании.
Использование VHDL-пакетов в маршруте проектирования БМК. Проектирование арифметико-логического устройства. Комбинированные маршруты проектирования. Результаты экспериментов.
Тема 6. ПРОЕКТИРОВАНИЕ СБИС СРЕДСТВАМИ CADENCE
Системное и аппаратное проектирование СБИС. Физическое прототипирование СБИС. Верификация топологии СБИС.
Моделирование конвейерного процессора. Пример SISCпроцессора. Модель системы команд. Инициализация системы. Отладка. Моделирование управления конвейером.
Моделирование кэш-памяти. Моделирование асинхронного интерфейса.