Вт.

По номинальному ряду выбираем мощность 2 Вт.

Выбираем номинал фильтрующих конденсаторов С14-С17 равный 0,1мкФ, так как для 35 микросхем требуется не менее 0,01 мкФ.

Полученная схема источника питания изображена на рисунке 12.1.

Рисунок 12.1 - Схема источника питания

13. Характеристика элементной базы

Каждая серия интегральных схем (ИС) имеет определенный набор микросхем различного функционального назначения. Совокупность этих микросхем называют функциональным рядом. В различных сериях существуют микросхемы одинакового функционального назначения, имеющие одинаковую структурную схему, условное обозначение и схему подключения. Однако такие микросхемы имеют отличия в технологии изготовления, различные корпуса и существенные отличия в параметрах. Функциональный ряд ИС наиболее распространенных серий приведен в справочной литературе.

В данном примере подойдут микросхемы любого функционального ряда, однако предпочтительнее ряд КМДШ - логики, например К561. Эта серия выполнена по КМОП технологии и обладает минимальным потреблением тока, следовательно, не требует дополнительного мощного источника питания.

13.1 Микросхема К561ЛА7 (Рисунок 13.1)

выполняет логическую функцию 2И-НЕ. Содержит четыре логических элемента

Рисунок 13.1- Микросхема К561ЛА7

13.2 Микросхема К561ЛА8 (Рисунок 13.2)

выполняет логическую операцию 4И-НЕ. Содержит два логических элемента

Рисунок 13.2- Микросхема К561ЛА8

13.3 Микросхема К561ЛА9 (Рисунок 13.3)

выполняет логическую операцию 3И-НЕ. Содержит три логических элемента

Рисунок 13.3- Микросхема К561ЛА9

13.4 Микросхема К561ЛЕ5 (Рисунок 13.4)

выполняет логическую операцию 2ИЛИ-НЕ. Содержит четыре логических элемента

Рисунок 13.4 - Микросхема К561ЛЕ5

13.5 Микросхема К561ЛЕ10 (Рисунок 13.5)

выполняет логическую функцию 3ИЛИ-НЕ. Содержит три интегральных элемента

Рисунок 13.5- Микросхема К561ЛЕ10

13.6 Микросхема К561ЛИ1

Данная микросхема реализует функцию 9И, также имеется инвертор. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.6.

Рисунок 13.6 - Микросхема К561ЛИ1

13.7 Микросхема К561ИЕ8 (Рисунок 13.7)

микросхема представляет собой счетчик по модулю 10 с дешифратором. Она выполнена на основе пятикаскадного высокоскоростного счетчика Джонсона и дешифратора, преобразующего двоичный код в сигнал на одном из десяти выводов

Если на входе разрешения счета V присутствует низкий уровень, счетчик осуществляет счет синхронно с положительным фронтом на тактовом входе С. При высоком уровне на входе V действие входа С запрещается и счет останавливается. Сброс счетчика осуществляется подачей высокого уровня на вход R. Счетчик имеет выход переноса Р. Положительный фронт выходного сигнала переноса появляется через 10 импульсов на входе С и используется как входной сигнал для счетчика следующей декады.

Рисунок 13.7(а) - Условное обозначение микросхемы К561ИЕ8

Рисунок 13.7(б) - Временные диаграммы работы микросхемы К561ИЕ8

13.8 Микросхема К561ИЕ10 (Рисунок 13.8)

содержит два независимых четырехразрядных двоичных счетчика с параллельным выходом. Для повышения быстродействия в ИС применен параллельный перенос во все разряды. Подача счетных импульсов может производиться либо в положительной полярности (высоким уровнем) на вход С, либо в отрицательной полярности (низким уровнем) на вход V. В первом случае разрешение счета устанавливается высоким уровнем на входе V, а во втором случае - низким уровнем на входе С

Рисунок 13.8 - Микросхема К561ИЕ10

13.9 Микросхема К561ИE16 (Рисунок 13.9)

содержит четырнадцатиразрядный асинхронный счетчик с последовательным переносом. Сброс счетчика в нуль осуществляется импульсом положительной полярности длительностью не менее 550 нс по входу R. Содержимое счетчика увеличивается по отрицательному перепаду (срезу) импульса по входу С. Максимальная частота входных импульсов при Uн.п.=10 В достигает 4 МГц. Устройство имеет выходы от 1,4...14 разрядов.

Рисунок 13.9 - Микросхема типа К561ИЕ16

13.10 Микросхема К561ИР9 (Рисунок 13.10)

содержит четырехразрядные последовательно-параллельные регистры сдвига. Условное обозначение и цоколевка - приведены на рисунке 13.9. Регистр сдвига типа ИР9 содержит два последовательных входа J и К. Если их соединить вместе, то получим простой D-вход. Высокий уровень на входе P/S (переключатель “параллельный режим ввода - последовательный режим ввода”) определяет режим параллельного ввода информации с входов D0...D3. Параллельная запись осуществляется асинхронно. Если на входе P/S установлен низкий уровень, то установлен режим последовательного ввода со входов J и К и сдвига информации по фронту (положительному перепаду) синхроимпульсов на входе С. Установка всех триггеров регистра в нулевое состояние осуществляется асинхронно высоким уровнем на входе R. С помощью входа Т/С можно устанавливать на выходах Q0...Q3 прямой код (высокий уровень на входе Т/С) или дополнительный код (низкий уровень на входе Т/С).

Рисунок 13.10 - Микросхема типа К561ИР9

13.11 Операционные усилители К140УД14 (Рисунок 13.11)

Прецизионные операционные усилители с малыми входными токами и малой потребляемой мощностью с защитой выхода при коротком замыкании на корпус или на источник питания. Коррекция АЧХ осуществляется внешними цепями коррекции, подключаемыми к выводам 1 и 8. Микросхемы конструктивно оформлены в корпусе типа 301.8-2.

Рисунок 13.10- Операционный усилитель типа К140УД14

Основные параметры при температуре 25±5°С операционных усилителей приведены в таблице 13.1

Таблица 13.1 - Основные параметры операционных усилителей

13.12 Спецификация элементной базы

Таблица 13.2 - Спецификация

Заключение

В данном курсовом проекте была разработана и реализована схема конечного автомата, для передачи кодированного, после предварительной минимизации ,сообщения ШЕВЕЛИЛО ЕКАТЕРИНА АЛЕКСАНДРОВНА. Для реализации выходных функций использовались микросхемы серии К56. Скорость передачи сообщения в канал составляет от 1760 до 1840 бит/с, исходя из чего, была реализована схема делителя с К_д=17 при задающем генераторе 500 кГц. Сообщение в канал передается непрерывно и циклически, т.е. 32 символа сообщения начиная с “пробела” и три “пробела” после сообщения, для предупреждения о конце сообщения. На 36 такте происходит схемный сброс и сообщение повторяется. Для питания данной схемы был рассчитан блок питания. В результате выполнения данной курсовой работы был получен бесценный опыт проектирования цифровых устройств; получены новые знания в области цифровой схемотехнике и закреплены имеющиеся по разделам курса теоретических основ железнодорожной автоматики, телемеханики и связи. Так же, стоит отметить, что некоторые пункты курсового проекта невозможно было бы выполнить без успешно изученного в прошлом семестре курса теории дискретных устройств.

Библиографический список

1. С. В. Гришечко, Ю. И. Слюзов, С. А. Сушков. Синтез автоматической системы передачи кодированных сигналов. Омск 2010.

2. Полупроводниковые приборы: Диоды, тиристоры, оптоэлектронные приборы. Справочник / А. В. Баюков, А. Б. Гитцевич, А. А. Зайцев и др.; Под ред. Н. Н. Горюнова. М.: Энергоиздат, 1982. 744 с., ил.

3. Бирюков С. А. Цифровые устройства на МОП интегральных микросхемах. Москва. 1990.

4. Стандарт предприятия ОмГУПС-1.2-05

5. С. А. Сушков, Ю. И. Слюзов. Теоретические основы железнодорожной автоматики телемеханики и связи. Курсовое проектирование. Омск 2002. Электронное пособие.