Материал: Определение параметров транзисторов. Синтез комбинационной логической схемы

Определение параметров транзисторов. Синтез комбинационной логической схемы

Министерство образования Республики Беларусь

Витебский государственный технологический университет

Кафедра АТПП

Курсовая работа по предмету

“Электронные устройства автоматики”

Выполнила:

Студентка 3 курса

гр. ЗА-32

Шенявская Р.Б.

Витебск 2015

Введение

Радиоэлектронике и вычислительной технике принадлежит огромная роль в социальном и экономическом развитие. Без высокого уровня развития различных областей радиоэлектроники невозможно достижение того состояния информатики, которое принято сейчас называть информационным обществом. Одним из наиболее важных факторов ускорения научно-технического прогресса, автоматизации производства, создания новых высокоэффективных технологий является всё более широкое использование электронно-вычислительной техники. Эффективность электронной аппаратуры обусловлена высоким быстродействием, точностью и чувствительностью входящих в неё элементов.

В предложенном задание необходимо произвести исследование биполярного и полевого транзисторов, построить комбинационную логическую схему на микросхемах и релейной аппаратуре, разработать принципиальную электрическую схему параллельного и последовательного суммирующих счётчиков.

Задание 1. Определение дифференциальных параметров транзистора по его статическим характеристикам, расчет параметров эквивалентной схемы биполярного транзистора

Биполярный транзистор, вариант 5: I_к=480 мА;U_кэ=5 В; рисунок 1.

Определение h-параметров полевого транзистора.

Определение коэффициента усиления по току:

Рисунок 1

По исходным данным определяем на выходной характеристике рабочую точку. Она соответствует току базы I_б= 3,2 мА.

Пусть ΔI_б=4-3.2=0.8 мА, тогда по выходной характеристике

ΔI_к=570-480=90 мА

откуда

_21э= ΔI_к/ΔI_б при ΔU_кэ=0

h_21э=0.09/0.0008=112,5

Определение выходной проводимости:

_22э=ΔI_к/ΔU_кэ при ΔI_б=0

задаёмся значением ΔU_кэ=5-2=3 В, тогда по выходной характеристике:

ΔI_к=480-465=15 мА

откуда_22э=0.015/3=0.005 См

Рисунок 2

Определение коэффициента внутренней обратной связи:

_12э= ΔU_бэ/ΔU_кэ при ΔI_б=0

Задаваясь током базы I_б= 3,2 мА, определяем значение ΔU_бэ:

ΔU_бэ=1,12-0.6=0.52 В

Рисунок 3

Т.к. напряжение U_кэ изменяется от 0 до 10 ,то_12э=0.52/10=0.052

Определение входного сопротивления:

_11э= ΔU_бэ/ΔI_б при ΔU_кэ=0

допустим, что при ΔU_кэ=5В входная характеристика сместиться от своего реального положения на прямопропорциональную величину в сторону уменьшения:

Рисунок 4

Пусть ΔI_б=4,5-1=3,5 мА, тогда ΔU_бэ=0,92-0.75=0.0,17 В, а значит_11э=0.17/0.0035=48,5 Ом

Расчет физических параметров транзистора.

Рисунок 5

Рисунок 5-эквивалентная схема замещения транзистора по схеме с общим эмиттером.

Сопротивление r_э, r_б, r_к- определяются через h-параметры транзистора, включенного по схеме с общей базой:

_э = h_12э/h_22э;

_э =0.052/0.005 = 10,4Ом;

r_б = h_11э - (1+ h_21э) · h_12э/h_22э;

_б =85.7-(1+112,5)·0.052/0.005=1094 Ом;

_к = 1/ h_22э;

r_к = 1 / 0.005 = 200 Ом;

Полевой транзистор, U_си =6 В, I_с = 3,5 мА, рисунок 3.

Определение параметров полевого транзистора в заданной рабочей точке А, при включение по схеме с общим истоком.

По выходной характеристике определяем внутреннее сопротивление:

r=ΔU_си / ΔI_с при U_зи = const.

= (6 - 4) / ((3.5 - 3.44) · 0.001) = 33 кОм;

Рисунок 6

По входной характеристике определяем её крутизну:

S = ΔI_с /ΔU_зи при U_си=const.

S = (4 - 3.5) / (0.35-0.11) = 2.1 мA/B;

Рисунок 7

Задание 2. Синтез комбинационной логической схемы

Исходные данные:

По исходным данным составляем таблицу истинности, число переменных равно 4, т.к. заданные параметры лежат в диапазоне от 0 до 15.

Таблица 1- Таблица истинности.

Исходное задание в виде уравнения:

Y=

Минимизация исходного выражения приведена в таблице 2 ниже.

Таблица 2

Согласно карте Карно, минимизируем исходное выражение:

Построение комбинационной логической схемы осуществляем на элементах И, НЕ, ИЛИ.

Рисунок 8

Выбираем стандартные микросхемы: DD1- 74HC04- 6 элементов НЕ с 1-м входом - 1 шт., DD2- IN74HC11A- 3 элемента И с 3-мя входами - 1шт., DD3- SN54HC21 - 2 элемента И с 4-мя входами- 1шт., DD4- IN74AC32 - 4 элемента ИЛИ с 2-мя входами - 1шт., с параметрами:

напряжение питания- 5В;

потребляемая мощность не более 25 мВт;

напряжение логической единицы 2.4 В;

напряжение логического нуля 0.4 В;

Комбинационная логическая схема на электромагнитных реле

Рисунок 9

Выбираем электромагнитное четырехполюсное реле РТ570220, имеющего 4 пары перекидных контакторов. Сигнал, подаваемый на входы а, b, с, d в соответствие с выбранным типом реле должен лежать в пределах от 220 до 250 вольт. Последовательное соединение контакторов соответствует их логическому перемножению, а KV5 соответствует функции «ИЛИ».

Требования, предъявляемые к источнику питания микросхем:

напряжение питания 5В, диапазон изменения 2-6В;

мощность ИП не менее 3 Вт

коэффициент пульсации не более 0,05

Требования, предъявляемые к источнику питания реле:

напряжение питания 220 - 250 В

коммутируемый ток - 6А

мощность ИП не менее 5 Вт

коэффициент пульсации не более 0,1

Задание 3. Разработка принципиальных электрических схем параллельного и последовательного суммирующих счётчиков

Параллельный счётчик.

Вариант 5. Модуль счета . Счётчик с  должен состоять из m триггеров, чтобы выполнялось условие  2^m . При m=4 =10 < 16, значит, используем 4 триггера.

Составим таблицу состояния триггеров счетчика, где Q1,Q2,Q3,Q4 - состояния первого, второго третьего и четвертого триггеров до прихода импульса (n) и после его прихода (n+1).

Таблица 3 - Состояние триггеров

После десятого импульса счетчик переходит из состояния 1001 в состояние 0000, а не в 1010.

Выбираем для реализации счетчика JK триггеры.

В соответствие с таблицей состояния разрабатываемого счётчика и таблицей перехода JK-триггера разрабатываем таблицу перехода триггеров счётчика.

Таблица 4 - Переход JK-триггера

Таблица 5 - Переход триггеров счётчика

Переносим данные о сигналах на управляющих входах триггеров в карты Карно. Охватываем контурами расположенные рядом единицы, а так же клетки, в которых функция не определена.

Рисунок 10- Карты Карно для параллельного счетчика

Рисунок 11- Схема электрическая принципиальная параллельного счетчика

Рисунок 12- Схема моделирования параллельного счетчика

Рисунок 13- Сигналы смоделированной схемы

С приходом первого импульса на вход счетчика 1-й триггер переходит в состояние Q1=1. Состояние 2-ого триггера при этом не изменяется, так как J2=0 (J-вход второго триггера).

Второй импульс переводит 1-й триггер в состояние Q1=0, а 2-й в состояние Q2=1, т.к. в момент действия второго импульса на J и K входах второго триггера находились единицы.

По срезу третьего импульса первый триггер переходит в единичное состояние J1=1, K1=0, а второй остаётся без изменений, т.к. он находится в режиме хранения: J2=0, K2=0. Третий и четвертый триггеры не меняют своего состояния.

Четвёртый импульс переводит 1-й и 2-й триггер - в нулевое состояние (К=1,J=0) 3-й-в единичное (J=1,K=0), 4-й -не изменяется.

Подобным образом происходит работа счётчика и далее, пока не возникнет комбинация Q1=1, Q2=0, Q3=0, Q4=1.

С приходом десятого импульса на входы К всех триггеров приходит 1, а на J входы- 0, т.е. триггеры обнуляются. 11-й импульс начинает цикл заново.

Последовательный счётчик.

Модуль счета Кс=14. Кс х 2^m , при m=4 Кс=14<16, значит, последовательный счётчик будет выполнен на 4 триггерах. Составим таблицу состояния триггеров счетчика (таблица 6), где Q1,Q2,Q3,Q4- состояния триггеров до прихода импульса (n) и после его прихода (n+1).

Таблица 6- Таблица состояния триггеров

После 14 импульса счётчик должен перейти из состояния 1101 в состояние 0000, а не в 1110. Это достигается подключением соответствующей схемы, снимающей сигналы с синхровхода, 1-ого, 3-его и 4-ого триггеров к входам установки нуля (R) всех триггеров. Реализуем счётчик на микросхемах: триггеры- 54F109, элемент ИЛИ- 74LS54

Рисунок 14

Схема моделирования в Micro-cap

Рисунок 15

Временная диаграмма работы счетчика.

Рисунок 16

Рассмотрим работу последовательного счетчика. Так как на входах J и K триггеров всегда присутствуют единицы, то это означает, что они работают в режиме Т-триггера, т.е. каждый входной импульс изменяет их состояние на противоположное.

Срез первого входного импульса переводит 1-й триггер в единичное состояние, т.е. Q1=1, Q2=0, Q3=0, Q4=0.

Второй импульс переключает первый триггер в нулевое состояние, но т.к. выход 2-ого триггера связан с его входом, то это переключение вызовет появление единицы на выходе второго триггера. Q1=0, Q2=1, Q3=0, Q4=0.

Третий импульс переключит лишь 1-й триггер. Q1=1, Q2=1, Q3=0, Q4=0.

Четвертый импульс вызывает переключение 1-ого триггера, а, следовательно, 2-ого и 3-его. Q1=0, Q2=0, Q3=1, Q4=0.

Подобным образом происходит работа счётчика и далее, пока не возникнет комбинация Q1=1, Q2=0, Q3=1, Q4=1. Единицы с выходов первого, второго и четвертого триггеров поступают на вход элемента «ИЛИ» и 14-й входной импульс передаёт 1 на R-входы триггеров, обнуляя их. Пятнадцатый импульс начинает цикл заново.

Заключение

В соответствие с полученным заданием было произведено исследование биполярного и полевого транзисторов, построена комбинационная логическая схема на микросхемах и релейной аппаратуре, разработана принципиальная электрическая схема параллельного и последовательного суммирующих счётчиков.

транзистор реле счётчик

Литература

1.Гусев В.Г., Гусев Ю.М. Электроника: Учебное пособие для приборостроительных специальностей вузов. - 2-е изд., перераб. и доп. - М.: Высшая школа, 1991. - 622 с.

.Забродин Ю.С. Промышленная электроника: Учебник для вузов. - М.: Высшая школа, 1982. - 496 с.