Материал: ЛР4_данные_удалены

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

output logic Q, output logic notQ,

output logic Node1, output logic Node2, output logic notR1, output logic notS1 );

assign Node1 = ~(~S & notS1); assign Node2 = ~(~R & notR1);

assign notR1 = ~(C & Node2 & notS1); assign notS1 = ~(C & Node1 & notR1); assign Q = ~(notQ & notS1);

assign notQ = ~(Q & notR1); endmodule

На рисунке 1.4 представлено моделирование динамического RS-

триггера в режиме Timing.

Рисунок 1.4 – Моделирование динамического RS-триггера в режиме Timing

На рисунке 1.5 представленно моделирование динамического RS-

триггера в режиме Functional.

Рисунок 1.5 – Моделирование RS-триггера в режиме Functional

На рисунке 1.6 представлено изображение схемы с помощью RTL

Viewer.

6

Рисунок 1.6 – RTL Viewer представление

7

2 СТАТИЧЕСКИЙ ДВУХСТУПЕНЧАТЫЙ T-ТРИГГЕР

2.1 ТАБЛИЦА ФУНКЦИОНИРОВАНИЯ

Двухступенчатый Т-триггер работает от одного хода С и меняет одно устойчивое состояние на другое всякий раз, когда на вход С происходит

смена уровня с «1» до «0».

Ниже приведена таблица 2.1, которая отражает функционирование

двухступенчатого Т-триггера.

Таблица 2.1 – Таблица функционирования двухступенчатого Т-триггера

Входы

 

Выходы

Переход

 

 

 

 

 

 

( )

 

( + 1)

 

 

 

 

 

 

0 → 1

0

 

0

0 → 0

 

 

 

 

 

0 → 1

1

 

1

1 → 1

 

 

 

 

 

1 → 0

0

 

1

0 → 1

 

 

 

 

 

1 → 0

1

 

0

1 → 0

 

 

 

 

 

2.2 ФУНКЦИОНАЛЬНАЯ СХЕМА

На рисунке 2.1 представлена функциональная схема двухступенчатого Т-триггера с базисным элементом ИЛИ-НЕ.

Рисунок 2.1 – Функциональная схема двухступенчатого T-триггера

8

Двухступенчатые триггеры состоят из двух ячеек памяти, запись информации. Двухступенчатые триггеры содержат две ячейки памяти, запись информации в которые происходит последовательно в разные моменты времени. Такую структуру называют системой «ведущий-ведомый».

2.3 ФОРМУЛА

На основе функциональной схемы составим формулы для выходов на основе базисного элемента ИЛИ-НЕ:

 

̅̅̅̅̅̅̅̅̅̅̅

 

̅̅̅̅̅̅

 

1( + 1) = ( ) ( )

 

̅̅̅̅̅

 

̅̅̅̅̅̅

̅̅̅̅̅̅

1( + 1) = ( ) ( )

 

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

1( + 2) = 1( + 1) 1( + 1)

̅̅̅̅̅̅̅̅̅̅̅̅

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

1( + 2) = 1( + 1) 1( + 1)

 

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

2( + 3) = ( + 2) ( + 2)

 

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

2( + 3) = ( + 2) ( + 2)

( + 4)

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

= ( + 3) 2( + 3)

̅̅̅̅̅̅̅̅̅̅̅

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

( + 4) = ( + 3) 2( + 3)

2.4 МОДЕЛИРОВАНИЕ

Так как для переключения состояния на противоположное необходимо знать значения изначально, то сперва с помощью дополнительного входа устанавливается значение .

Было выполнено моделирование составленной функциональной схемы из пункта 2.2. На рисунке 2.2 изображен результат моделирования в режиме

Timing.

9

Рисунок 2.2 – Моделирование двухступенчатого Т-триггера в режиме Timing

По результатам моделирование видно, что состояние изменяется в момент после смены синхросигнала из состояния 1 в состояние 0. До этого с помощью вспомогательного сигнала устанавливается изначальное состояние

.

5 нс потребовалось для активизации состояния , примерно 7 нс необходимо, чтобы синхросигнал был в единичном состоянии и 10 нс проходит с момента отключения сигнала и смены выходного состояния.

На рисунке 2.3 представлен результат моделирования в режиме

Functional.

Рисунок 2.3 – Моделирование T-триггера в режиме Functional

По результату моделирования схемы в режиме Function видно, что происходит моментальный отклик на тактируемый фронтом синхросигнал .

По результатам моделирования можно сделать вывод, что схема выполнена в соответствии с таблицей функционирования двухступенчатого

T-триггера 2.1.

2.5 ОПИСАНИЕ С ПОМОЩЬЮ HDL

Ниже представлен код на SystemVerilog:

10

Смотрите также:

1-1
11
11 Горм +
113
14
1433
1511
1632
197
199