Статья: Архитектура высокочастотного дельта-сигма модулятора в основе полностью цифрового гигагерцового передатчика

Полифазное разложение ДСМ 2 порядка

Воспользуемся полифазным представлением для распараллеливания вычислений ДСМ 2 порядка на 4 фазы. Так же как для ДСМ 1 порядка, в качестве функции возьмем элемент задержки (7), стоящий на выходе схемы. Выполнив разложение, получим следующую архитектуру построения ДСМ 2 порядка (см. Рисунок 9).

Рис. 9. Полифазная схема ДСМ 2 порядка

Теперь наличие обратной связи имеет в 2 раза больший эффект (для каждой фазы присутствует в цепи 2-ух сумматоров); добавление нового интегратора на входе привело к размножению сумматора на каждую из фаз. Как следствие, попытка напрямую реализовать подобную структуру схемы приведет к существенному снижению частоты тактирования (подробные характеристики описаны в таблице ниже), не говоря об использовании 8 фаз.

Вторым существенным отличием является устойчивость ДСМ 2 порядка. Вне зависимости от уровня ограничений на вход, всегда найдутся колебания, приводящие к бесконечному возрастанию значения выходного сумматора схемы. Для этого необходима синхронизация частоты колебаний входа с внутренней частотой схемы, несмотря на это, для выходного сумматора можно ввести следующее ограничение (подробное описание в [4]):

(9)

- выходы 1-го и 2-го сумматора соответственно (см. Рисунок 10).

Высокочастотная архитектура ДСМ 1 порядка

По аналогии с проделанным ранее, рассмотрим цифровой ДСМ 2 порядка. Вычисление также выполняются в дополнительном коде, входной диапазон установим [0;0.5], возвращаемое по обратной связи значение либо 0, либо -1 (см. Рисунок 10).

Так как для входа ограничение , из условия (9) следует, что количество дополнительных бит должно быть N=3, чтобы не происходило переполнение. Следовательно, количество ненулевых бит, передающихся по обратной связи, равно 4(1111000… или 0000…).

Рис. 10. Битовое представление ДСМ 2 порядка

Предлагается модифицировать полифазную схему следующим образом. Наличие цепи обратной связи приводит к тому, что каждая следующая фаза зависит от результатов предыдущих, за исключением ДСМ 1 порядка, результат модификаций которого позволил полностью исключить обратную связь (см. Рисунок 7). В данном модулятора такое невозможно сделать, однако для каждой фазы можно провести расчеты заранее, вычислив значения выходного сумматора для каждого результата обратной связи (см. Рисунок 11). Представленная схема для каждой фазы вычисляет выходы внутренних сумматоров параллельно, вне зависимости от результата обратной связи. Выходные сумматоры выполняет суммирование вычисленного значения с выходом мультиплексора.

Рис. 11. Оптимизированная схема ДСМ 2 порядка

Выход мультиплексора задается управляющим сигналом, определяемым обратными связями предыдущих фаз (с увеличением фазы разрядность управляющего сигнала возрастает). Коэффициенты внутри мультиплексора определяют множитель для значения передаваемого по обратной связи значения: 1111000….(см. Рисунок 10). Такая реализация позволила прежде всего часть вычислений на входе перенести в последовательную логику, что снизило нагрузку на вычисления комбинационной логики (наличие дополнительных элементов задержки на входе), и частично распараллелить вычисления, сдвинув влияние обратной связи только на конечный результат по каждой из фаз.

Результаты реализации полностью цифрового преобразователя на основе ДСМ 2 порядка для микросхемы Kintex 7 указаны в Таблице 2.

Таблица 2.

Вывод

Проведено исследование архитектуры низкочастотных ДСМ модуляторов 1 и 2 порядка для реализации полностью цифрового передатчика, способного работать на несущих частотах в единицах ГГц при соотношении сигнал/шум выше 70дБ.

В ходе работы выполнено полифазное разложение ДСМ 1 и 2 порядка, оптимизация логики позволила реализовать высокочастотную архитектуру ДСМ, которая обладает следующими преимуществами по сравнению с обычной реализацией: для 1 порядка - отсутствие обратной связи в явном виде, как следствие возможность увеличения количество фаз без уменьшения частоты тактирования схемы, для 2 порядка - уменьшение сложности комбинационной логики, увеличение тактовой частоты за счет дополнительной параллелизации вычислений.

В результате реализации на микросхеме Kintex 7 фирмы Xilinx получены следующие характеристики:

для ДСМ 1 порядка: максимальная тактовая частота для стандартной схемы 4 фазового представления - 194 МГц (уровень логики 11); высокочастотная схема для 8 фаз - 316Мгц (уровень логики 5);

для ДСМ 2 порядка: стандартная схема для 4 фаз - 119МГц; высокочастотная для 4 фаз - 223МГц, для 8 фаз - 134МГц.

Литература

1. M.Nielsen and T.Larsen. A transmitter architecture based on delta-sigma modulation and switch-mode power amplification // IEEE Trans. Circuits Syst. II: Exp. Briefs, vol. 54, no. 8, pp. 735-739, Aug. 2007.

2. P. Wagh, P. Midya, P. Rakers, J. Caldwell, and T. Schooler. An all digital niversal RF transmitter // in Proc. IEEE Custom Integr. Circuits

Conf., Oct. 2004, pp. 549-552.

3. M. Helaoui, S. Hatami, R. Negra, F. Ghannouchi. A Novel Architecture of Delta-Sigma Modulator Enabling All-Digital Multiband Multistandard RF Transmitters Design // IEEE Trans. ON Circuits Syst. II: Exp. Briefs, vol. 55, no. 11, pp.1129-33, nov. 2008.

4. R. Schreier, G.C. Temes. Understanding Delta-Sigma Data Converters // Wiley-IEEE Press, pp. 36-39, Nov. 2004

5. M. A. Morin. A 1.6 Gb/s delta-sigma modulator with integrated wideband mixer for RF applications // in Proc. Bipolar/BiCMOS Circuits Technol. Meeting, pp.148-151,Sep.1998.

6. A. Jerng and C. G. Sodini. A wideband delta-sigma digital-RF modulator for high data rate transmitters// IEEE J. Solid-State Circuits, vol.42, no. 8, pp. 1710-1722, Aug. 2007

7. P.P. Vaidyanathan. Multirate digital filters, filter banks, polyphase networks, and applications: a tutorial // Proceedings of the IEEE, VOL. 78, NO. 1, pp. 56-93, Jan. 1990