Шаг 3. Определяется значение модуля для подсчета суммарного веса информационного вектора. В данном случае наибольшее из чисел q = 21, что позволяет выбрать в качестве модуля число M = 22. Такой код будет иметь k = 2 контрольных разряда. Если бы модуль не выбирался, а считалась простая сумма весовых коэффициентов, то потребовалось бы k = 3 разряда (так как , что требует трех разрядов для представления данного числа).
Таким образом, используется WH-код.
Шаг 4. Синтезируется блок контрольной логики G(x). Для этого преобразуемый выход подключается на вход элемента XOR. На второй вход подключается выход первой функции дополнения. На выходе элемента XOR будет формироваться значение старшего контрольного разряда. Младший контрольный разряд будет вычисляться непосредственно на выходе блока G(x). Следует отметить, что можно сделать наоборот.
Блок G(x) получается путем оптимизации функций дополнения стандартными методами [40].
Шаг 5. Синтезируется тестер TSC. Он включает кодер Ж44-кода (устройство G(f)) и компаратор сигналов. Структура кодера стандартная [16]. Компаратор синтезируется на основе элементов сжатия парафазных сигналов TRC (two-rail checkers) [15]. Его структура также стандартная. Выходы от устройства G(x) предварительно инвертируются для сравнения парафаз- ных сигналов на входах компаратора. Можно не прибегать к инвертированию. Для этого потребуется при получении значений функций дополнения использовать инверсные кодовые слова WMm-кода.
На рис. 2 была изображена структура устройства с СВК по Ж44-коду для рассматриваемого примера. Любые неисправности из заданного класса в ней будут всегда обнаружены.
Заключение
Взвешенные коды с суммированием могут эффективно использоваться при синтезе полностью самопроверяемых СВК по методу логического дополнения. Представленный в статье способ взвешивания всегда позволяет добиться полного покрытия одиночных неисправностей в структурах контролируемых устройств. При этом, однако, в самом худшем случае разряды будут взвешены не повторяющимися степенями числа 2, что приведет к соизмеримому с дублированием случаю. Тем не менее, представленный способ может учитываться при синтезе СВК для цифровых устройств, с учетом особенностей их структур.
Сложность процедур анализа зависимых и независимых выходов фактически определяется числом внутренних логических элементов (число y) и числом выходов устройства (число п). Необходимо осуществлять поиск групп зависимых и независимых выходов, для чего требуется проверка условия (2) для всех пар выходов СП. Максимальное же число проверок без учета структурной зависимости выходов определяется величиной Y СП. Для реальных устройств эта оценка будет еще ниже, так как не все логические элементы будут общими для конкретных групп выходов.
Дальнейшие исследования могут быть направлены на изучение особенностей взвешивания разрядов, соответствующих рабочим функциям объекта диагностирования, числами, не являющимися степенями числа 2, а также применения модулярной арифметики для получения суммарного веса информационного вектора. В качестве практических приложений интерес представляет метод логического дополнения с контролем вычислений по взвешенным кодам с суммированием для устройств, реализованных на современной программируемой элементной базе.
Литература
1. Дрозд А.В., Харченко В.С., Антощук С.Г., Дрозд Ю.В., Дрозд М.А., СулимаЮ.Ю. Рабочее диагностирование безопасных информационно-управляющих систем / под ред. А.В. Дрозда и В.С. Харченко. Харьков: Национальный аэрокосмический университет им. Н.Е. Жуковского, 2012.
2. Микони С.В., Соколов Б.В., Юсупов Р.М. Квалиметрия моделей и полимодельных комплексов. М.: РАН, 2018
3. Hahanov V. Cyber Physical Computing for IoT-driven Services. New York, Springer International Publishing AG, 2018.
4. Gavrilov S.V., Gurov S.I., Zhukova T.D., Rukhlov V.S., Ryzhova D.I., Tel'pukhov D.V. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Computational Mathematics and Modeling. 2017. Vol. 28, No. 3. P. 400-406. DOI: 10.1007/s10598-017-9372-3.
5. Kharchenko V., Kondratenko Yu., Kacprzyk J. Green IT Engineering: Concepts, Models, Complex Systems Architectures. Springer Book series "Studies in Systems, Decision and Control". 2017. Vol. 74. DOI: 10.1007/978-3-319-44162-7.
6. Sogomonyan E.S. Self-Correction Fault-Tolerant Systems. Preprint, October 2018.
7. Drozd O., Rucinski A., Zashcholkin K., Martynyuk O., Drozd J. Resilient Development of Models and Methods in Computing Space // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia,. 2021. Р. 70-75. DOI: 10.1109/ EWDTS52692.2021.9581002.
8. Nicolaidis M., Zorian Y. On-Line Testing for VLSI - А Compendium of Approaches // Journal of Electronic Testing: Theory and Application. 1998. Vol. 12, Issue 1-2. P. 720. DOI: 10.1023/A:1008244815697.
9. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006.
10. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Теория синтеза самопроверяемых цифровых систем на основе кодов с суммированием. СПб.: Лань, 2021.
11. Сапожников В.В., Сапожников В.В. Самопроверяемые дискретные устройства. СПб.: Энергоатомиздат, 1992.
12. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995.
13. Кодирование информации (двоичные коды) / Н.Т. Березюк, А.Г. Андрущенко, С.С. Мощицкий, В.И. Глушков, М.М. Бенеша, В.А. Гаврилов; под ред. Н.Т. Березюка. Харьков, «Вища школа», 1978.
14. Freiman C.V. Optimal Error Detection Codes for Completely Asymmetric Binary Channels // Information and Control. 1962. Vol. 5, Issue 1. P. 64-71. DOI: 10.1016/S0019- 9958(62)90223-1.
15. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020.
16. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021.
17. Аксенова Г.П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1973. №2. С. 109-116.
18. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение - новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. №1. С. 167-176.
19. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. №8. С. 161-172.
20. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008.
21. Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don't Cares // National Conference on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim Ma- nipal Institute of Technology, Sikkim, held during 22-24 December, 2010.
22. Das D.K., Roy S.S., Dmitiriev A., Morozov A., Gossel M. Constraint Don't Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proceedings of the 10th International Workshops on Boolean Problems, Freiberg, Germany, September - 2012. Р. 33-40.
23. Пивоваров Д.В. Построение систем функционального контроля многовыходных комбинационных схем методом логического дополнения по равновесным кодам // Автоматика на транспорте. 2018. Том 4, №1. С. 131-149.
24. Гессель М., Дмитриев А.В., Сапожников В.В, Сапожников Вл.В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. №11. С. 162-174.
25. Гессель М., Дмитриев А.В., Сапожников В.В, Сапожников Вл.В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. №7. С. 140-149.
26. Сапожников В.В., Сапожников Вл.В., Гессель М. Самодвойственные дискретные устройства. СПб.: Энергоатомиздат (Санкт-Петербургское отделение), 2001.
27. Сапожников В.В., Сапожников Вл.В., Валиев Р.Ш. Синтез самодвойственных дискретных систем. СПб.: Элмор, 2006.
28. MorozovM., Saposhnikov V.V., Saposhnikov Vl.V., GoesselM. New Self-Checking Circuits by Use of Berger^odes // Proceedings of 6th IEEE International On-Line Testing Workshop, Palma de Mallorca, Spain. 2000. Р. 171-176.
29. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. The Self-Checking Concurrent Error- Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value M=4 // Electronic Modeling. 2021. Vol. 43, Issue 1. P. 28-45. DOI: 10.15407/emodel.43.01.028.
30. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4, Issue 1. P. 68-73. DOI: 10.1016/S0019-9958(61)80037-5.
31. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices // Automatic Control and Computer Sciences. 2019. Vol. 53, Issue 1. P. 1-11. DOI: 10.3103/ S0146411619010061.
32. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода «2 из 4» // Проблемы управления. 2017. №1. С. 57-64.
33. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Способ построения системы функционального контроля на основе логического дополнения по равновесному коду «1 из 5» // Радиоэлектроника и информатика. 2017. №3. С. 1522.
34. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Синтез самопроверяемых схем встроенного контроля на основе логического дополнения до равновесного кода «2 из 5» // Известия вузов. Приборостроение. 2021. Т. 64, №3. С. 163-175. DOI: 10.17586/0021-3454-2021-64-3-163-175.
35. Efanov D., Osadchy G., Zueva M. Special Aspects of Errors Definition via Sum Codes within Embedded Control Schemas Being Realized by Means of Boolean Complement Method // Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021), Cracow, Poland, September 22-25, 2021.
36. Efanov D., Osadchy G., ZuevaM. Specifics of Error Detection with Modular Sum Codes in Concurrent Error-Detection Circuits Based on Boolean Complement Method // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia. 2021.Р. 59-69, doi: 10.1109/EWDTS52692.2021.9581036.
37. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of 17th IEEE Test Symposium, California, USA. 1999. Р. 370-376. DOI: 10.1109/VTEST.1999.766691.
38. Das D., Touba N.A., SeuringM., GosselM. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca - 2000. Р. 171-176. DOI: 10.1109/OLT.2000.856633.
39. Berger J.M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4, Issue 2-3. P. 297-299. DOI: 10.1016/S0019-9958(61)80024-7.
40. Zakrevskij A., Pottosin Yu., Cheremisinova L. Optimization in Boolean Space. Tallinn: TUT Press, 2009.