Материал: Функциональные узлы вычислительной техники. методические указания к выполнению лабораторных работ № 4-6 по дисциплине Вычислительная техника. Герасимов М.И

ФГБОУ ВПО «Воронежский государственный технический университет»

Кафедра электропривода, автоматики и управления в технических системах

Функциональные узлы вычислительной техники методические указания

к выполнению лабораторных работ № 4-6

по дисциплине «Вычислительная техника»

для студентов направления 221000.62 «Мехатроника и робототехника»

(профиль «Промышленная и специальная робототехника»)

очной формы обучения

Воронеж 2014

Составитель канд. техн. наук М.И. Герасимов

УДК 681.3-181.48:621.865.8

Функциональные узлы вычислительной тех­ни­ки: методические указания к выполнению лабораторных работ № 4-6 по дисциплине "Вычислительная техника" для студентов направления 221000.62 «Мехатроника и робототехника» (профиль «Промышленная и специальная робототехника») очной формы обучения / ФГБОУ ВПО «Воронежский государственный технический университет»; сост. М.И.  Герасимов. Воронеж, 2014. 39 с.

Методические указания содержат теоретические сведения об устройстве и принципах работы исследу­емых комбинационных и последовательностных узлов ВТ, предварительное и рабочее задания, определяющие порядок исследования, контрольные вопросы.

Предназначены для студентов 3 курса очной формы обучения.

Методические указания подготовлены в электронном виде в текстовом редакторе MS Word 2003 и содержатся в файле МУ_лаб_ВТ 4-6.doc.

Ил. 17. Библиогр.: 10 назв.

Рецензент канд. техн. наук, доц. В.А. Медведев

Ответственный за выпуск зав. кафедрой д-р техн. наук, проф. В.Л. Бурковский

Издается по решению редакционно-издательского совета Воронежского государственного технического университета

© ФГБОУ ВПО «Воронежский государственный техни­ческий университет», 2014

Состав и задачи цикла работ

Программа дисциплины "Вычислительная техника" пре­дусматривает проведение для студентов очной формы обучения семи лабораторных работ (36 часов).

Содержание цикла лабораторных работ – изучение свойств ос­новных функциональных узлов ВТ, выполненных на цифровых микро­схемах. В результате студент должен научиться читать принципи­альные схемы узлов ВТ, а также синтезировать эти узлы, приобрес­ти начальные навыки их экспериментального исследования.

Проведение каждой лабораторной работы включает этапы подго­товки, выполнения работы, оформления и защиты отчета. Каждая ла­бораторная работа требует ориентировочно 2 часа на подготовку к выполнению и 2 часа на оформление отчета и подготовку к его за­щите. Это время предусмотрено в учебном плане как самостоятель­ная работа.

Общие положения по орга­низации лабораторных работ, общие положения по их подготовке и проведению, требования к оформлению отчета по работе, инструкция по технике безопасности, устройству лабораторного стенда, материалы для лабораторных работ 1-3 помещены в /1/. Данные Методические указания содержат материалы для лабораторных работ 4-7.

Лабораторная работа № 4 ИССЛЕДОВАНИЕ КОММУТАТОРОВ ИНФОРМАЦИОННЫХ ПОТОКОВ

1. ЦЕЛЬ РАБОТЫ

1.1. Изучить принципы функционирования мультиплексоров и демультиплексоров.

1.2. На примере схемы полного трехразрядного коммутатора получить практические навыки разработки функциональных узлов вычислительной техники.

2. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1. Определение коммутаторов информационных потоков

Определим одноканальные коммутаторы сообщений как комбинационные устройства, имеющие x информационных входов, y выходов, m адресных входов для выбора источника входной информации и n ­адресных входов для выбора одного из выходов и выполняющие передачу информации с одного выбранного двоичным адресным кодом входа на единственный выбранный выход. Графическое обозначение такого коммутатора будет иметь вид, приведенный на рис. 4.1.

Рис. 4.1

В общем случае коммутаторы сообщений могут иметь также входы Е разрешения ввода, входы ОЕ разрешения вывода информации и входы/выходы других специальных сигналов. Коммутаторы сообщений могут быть многоканальными, в этом случае все группы входов или выходов управляются общими сигналами адреса и общими или раздельными сигналами Е, ОЕ. Количество адресных входов (разрядность коммутатора m, n) в зависимости от количества информационных входов/выходов определяется соотношениями

m = int (log₂x), n = int (log₂y),

где int означает округление в бóльшую сторону до целого числа.

Коммутаторы с m =log₂x, n = log₂y называют полными, а с m < log₂ x, n < log₂y – неполными.

Разновидность коммутаторов сообщений, которые имеют несколько информационных входов и один выход (многоканальные – несколько выходов) и которые обеспечивают передачу информации на выход со входа, выбранного адресным кодом, называют мультиплексорами, а также мультиплексорами-селек­то­рами (или просто коммутаторами). Соответственно функциональное обозначение на УГО имеет вид MUX, MX или MS. Если обозначить информационный поток на входе 0 как I₀, на входе 1 как I₁, и т.д., а сигнал на выходе как Q, то, например, таблица функционирования мультиплексора 8-1 будет иметь вид

Н

А2 А1 А0 Q

0 0 0 I₀

0 0 1 I₁

0 1 0 I₂

0 1 1 I₃

1 0 0 I₄

1 0 1 I₅

1 1 0 I₆

1 1 1 I₇

Разновидность коммутаторов сообщений, которые имеют один информационный вход (многоканальные – несколько входов) и несколько выходов и которые обеспечивают передачу информации с входа на выход, выбранный адресным кодом, называют демультиплексорами. Их функциональное обозначение на УГО – DMX. Если обозначить информационный поток на входе как I, а сигналы на выходах как Q₀...Q₇, то таблица функционирования демультиплексора 1-8 будет иметь вид

А2 А1 А0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

0 0 0 I 0 0 0 0 0 0 0

0 0 1 0 I 0 0 0 0 0 0

0 1 0 0 0 I 0 0 0 0 0

0 1 1 0 0 0 I 0 0 0 0

1 0 0 0 0 0 0 I 0 0 0

1 0 1 0 0 0 0 0 I 0 0

1 1 0 0 0 0 0 0 0 I 0

1 1 1 0 0 0 0 0 0 0 I

Неполные демультиплексоры используются, например, для получения сигналов, соответствующих десятичной цифре (n=10) или для опознавания адреса устройства (минимальное значение n=1).

2.2. Функциональные схемы коммутаторов

Рассмотрим функциональную схему (логическую структуру) полного мультиплексора, имеющего m адресных входов. Его рабочая функция реализуется сочетанием трех более простых функций: дешифрации адресной комбинации, логического ключа и логического объединения (рис. 4.2).

Рис. 4.2

Работа дешифратора описана в литературе, например /4-13/. Функцию ключа обычно выполняют схемы И, поскольку I & 1 = I, I & 0 = 0. Функция объединения выполняется схемой ИЛИ. В совокупности эти функциональные узлы обеспечивают заданную функцию устройства – передачу на выход сигналов с выбранного входа.

Функциональная схема полного одноканального демультиплексора, имеющего n адресных входов, выглядит аналогично. Его рабочая функция реализуется сочетанием функций дешифрации адресной комбинации и логического ключа (рис. 4.3).

В /4, 5, 10, 12/ приведены иные функ­ци­ональные схемы мультиплексоров и де­муль­типлексоров. Они получены в результате развертывания дешифратора до уровня логических элементов и объединения выходных элементов И дешифратора и логических ключей мультиплексора или демультиплексора.

Исходя из схем, приведенных на рис.4.2, 4.3, функциональную схему коммутатора MX-DMX можно представить в виде, изображенном на рис. 4.4.

Рис. 4.4

2.3. Реализации коммутаторов сообщений

Мультиплексоры и демультиплексоры могут быть аппаратно реализованы на логических элементах, на программируемой логике и в виде специальных микросхем. Например, простейший мультиплексор 2-1, реализованный на основе логических элементов типов ЛН и ЛР, будет иметь вид, п риведенный на рис. 4.5.

Использование ПЛМ для реализации коммутаторов (см. п. 2.1) возможно, но нецелесообразно, поскольку в настоящее время в составе различных серий ТТЛ выпускается множество законченных интегральных схем мультиплексоров и демультиплексоров различной разрядности, имеющих к тому же те или иные дополнительные функции (перевод в третье состояние, запрет и т.д.). УГО, схемы и функциональные возможности этих микросхем приведены в литературе. В качестве демультиплексоров используются микросхемы дешифраторов со входом (входами) разрешения. На этот вход и подается входной информационный поток. Следует обратить внимание на то, что выходы дешифраторов/демультиплексоров обычно инверсные, соответственно на невыбранных выходах (если нет третьего состояния) сохраняется потенциал лог.1. Многоканальные демультиплексоры (например, ИД4) могут использоваться как одноканальные с увеличением разрядности, если соответствующим образом скоммутировать их входы.

Полные многоразрядные коммутаторы (m  n разрядов) строят в виде каскадного соединения m-разрядного мультиплексора и n-разрядного демультиплексора.

Условные графические обозначения различных коммутаторов приведены в /2/, более подробные сведения см. в /3-10/.

3. Порядок выполнения лабораторной работы

3.1. Предварительное задание

3.1.1. По литературе /3-10/ и разделу 2 ознакомьтесь с назначением, УГО, принципом действия и функциональными схемами мультиплексоров и демультиплексоров.

3.1.2. Составьте заготовку отчета согласно п.­1.2 раздела "Общие положения". Из справочной литературы перенесите в нее УГО и функциональные схемы микросхем К555ИД7 (дешифратор-демультиплексор) и К555КП7 (мультиплексор), разберитесь в назначении их входов и выходов.

3.1.3. Составьте в письменной форме план эксперимента по разработке и исследованию полного коммутатора, позволяющего подключить выход любого из 8 источников информации ко входу любого из 8 приемников информации:

проведите функциональный анализ проектируемого устройства, определите разрядность адресных комбинаций;

соотнеся основные функции коммутатора и возможности микросхем К555КП7 и К555ИД7, разработайте в соответствии с рис. 4.1, 4.4 принципиальную схему коммутатора на базе этих микросхем, выявите неиспользуемые возможности микросхем;

разработайте структурную схему устройства в составе этого коммутатора, половины схемы делителя частоты (см. рис. 1.4) и светодиодного модуля индикации (см. рис.1.3). Вход делителя должен быть подключен к ГТИ, четные входы коммутатора – занулены, а на нечетные входы поданы сигналы с ГТИ, с прямых выходов делителя частоты и лог.1. Четные выходы коммутатора должны быть подключены к входам МИ. Обозначьте на схеме разработанного устройства сигнал ГТИ символом f, а сигналы делителя f / 2, f /4;

разработайте принципиальную схему устройства (расположение выводов питания микросхем стандартное) и схему расположения его элементов. Делитель частоты расположите на колодке XS6 стенда, его коммутация должна быть выполнена на разъеме XS7. На колодке 1 переходной платы расположите мультиплексор, на колодке 2 – демультиплексор, на колодке 3 – МИ;

составьте соответствующую таблицу соединений, занесите ее в отчет (рекомендуемый вид таблицы аналогичен приведенному в табл. 1.6 /1/);

составьте таблицу функционирования мультиплексора устройства в координатах "адресная кодовая комбинация / сигнал на выходе" и таблицу функционирования демультиплексора в координатах "адресная кодовая комбинация / номер задействованного индикатора МИ".